Die Apitronix-Architektur: Determinismus im großen Maßstab
Das Problem: Die Echtzeit-„Wand"
Traditionelle Automotive- und Industrie-Prozessoren stoßen an eine Komplexitätsgrenze. Im Zuge des Wandels hin zu Software-Defined Vehicles (SDV) ist die Herausforderung, sicherzustellen, dass sicherheitskritische Aufgaben (wie Bremsen oder Lenken) nicht durch nicht-kritische Software (wie Infotainment- oder Gateway-Dienste) unterbrochen werden, zu einem erheblichen Problem geworden.
Aktuelle Lösungen basieren auf softwarebasierter Isolation – Hypervisoren und Memory Protection Units (MPUs) – die folgendes mit sich bringen:
- Erhebliche Latenz
- 15–30 % Leistungseinbuße.
- Unvorhersehbares Jitter
- Interrupt-gesteuerte Architekturen erzeugen „Black Box"-Timing-Probleme.
- Komplexe Sicherheitsnachweise
- Den Freedom-from-Interference-Nachweis in Software zu erbringen ist außerordentlich kostspielig und zeitaufwendig.
Die Lösung: Massiv parallele Tasklet-Prozessoren
Apitronix denkt Silizium für das Echtzeit-Zeitalter neu. Wir ersetzen einige wenige hochgetaktete, komplexe Kerne durch ein massiv paralleles Array aus 220 RISC-V Tasklet Processors™. Indem wir Scheduling und Schutz von der Software-Ebene in die Hardware-Siliziumschicht verlagern, erreichen wir einen Grad an Determinismus, der auf traditionellen Architekturen physisch unmöglich ist.
Kernfunktionen
Hardware-erzwungene Freedom-from-Interference (FFI)
Im Gegensatz zu herkömmlichen MCUs erzwingt Apitronix Isolation auf der Metallebene.
* Echte Komposierbarkeit: Führen Sie Mixed-Criticality-Code (ASIL D und QM) auf demselben Silizium ohne Risiko aus.
* Physische Partitionierung: Ein Software-Fehler oder eine Endlosschleife auf einem Kern kann weder die Zyklen noch die Daten eines anderen Kerns beanspruchen oder darauf zugreifen.
* Null Overhead: Strikte Partitionierung ohne den Leistungsverlust eines Software-Hypervisors.
Das 220-Kern-Array und das Messaging-Fabric
Das Herzstück unseres Chips ist ein Array aus 220 einzelnen RISC-V-Kernen, verbunden durch ein proprietäres Messaging-Fabric mit ultra-niedriger Latenz.
* Leistung: Liefert 249.000 CoreMark™, was etwa dem 60-fachen der Leistung aktueller führender Automotive-Mikrocontroller entspricht.
* Begrenzte Latenz: Jede Befehlsausführungszeit ist konstant. Es gibt kein Jitter durch Branch-Prädiktoren oder komplexe Cache-Hierarchien.
* Simulink Native: Unsere Toolchain ermöglicht die direkte Ausführung von Simulink-Modellen, reduziert manuelle Code-Optimierung und verkürzt die Entwicklungszeit um bis zu 12 Monate.
Deterministisches AI- und ML-Inferencing
Apitronix bringt Machine Learning in sicherheitskritische Bereiche, in denen herkömmliche GPUs aufgrund nicht-deterministischen Verhaltens oft versagen.
* Konsistenter Durchsatz: Wir bieten hochleistungsfähiges ML-Inferencing mit garantierter Latenz.
* Der Benchmark: Entspricht der Inferenzleistung von Branchenführern wie NVIDIA Orin AGX für spezifische automotive Wahrnehmungsaufgaben, jedoch mit harten Echtzeit-Hardware-Garantien.
Vergleich: Apitronix vs. Traditionelle MCU
| Merkmal | Traditionelle Hochleistungs-MCU | Apitronix Tasklet Processor™ |
|---|---|---|
| Architektur | 4–8 komplexe Kerne | 220 parallele RISC-V-Kerne |
| Isolation | Software (Hypervisor/MPU) | Hardware (Physische Partitionierung) |
| Jitter | Hoch (Cache/Interrupt-gesteuert) | Null (Deterministischer Bus) |
| Entwicklung | Manuelle C-Code-Optimierung | Nativer Simulink/modellbasierter Ansatz |
| Integration | Mehrere ECUs (komplexe Verkabelung) | Zone/zentralisierte Echtzeit-Berechnung |
Normen und Zertifizierungen
Für die anspruchsvollsten Umgebungen konzipiert, erfüllt unsere Architektur globale Sicherheits- und Schutzanforderungen:
* Funktionale Sicherheit: Architektur für ISO 26262 ASIL D-Konformität ausgelegt.
* Cybersicherheit: ISO/SAE 21434-bereit mit hardware-verschlüsseltem Secure Boot.
* Zuverlässigkeit: AEC-Q100 Grade 0/1-Qualifikation.
* Legacy-Unterstützung: Native Unterstützung für AUTOSAR-Peripherie ohne den Overhead des Software-Stacks.
Die Zukunft der Echtzeit-Technologie gestalten
Die Apitronix-Architektur ist nicht nur ein Chip; sie ist eine neue Philosophie für sicherheitskritisches Computing. Indem wir die Hardware vereinfachen, vereinfachen wir den Sicherheitsnachweis und ermöglichen es Ihren Ingenieuren, sich auf Funktionen statt auf die Fehlersuche bei Interferenzen zu konzentrieren.