Die Apitronix-Architektur: Determinismus im großen Maßstab
Das Problem: Die Echtzeitbarriere
Herkömmliche Automotive- und Industrieprozessoren stoßen an eine Komplexitätsgrenze. Mit dem Übergang der Branche hin zu Software-Defined Vehicles (SDV) ist die Herausforderung, sicherzustellen, dass sicherheitskritische Aufgaben (wie Bremsen oder Lenken) nicht durch unkritische Software (wie Infotainment oder Gateway-Dienste) unterbrochen werden, zu einem ernsthaften Problem geworden.
Aktuelle Lösungen basieren auf softwarebasierter Isolation – Hypervisoren und Memory Protection Units (MPUs) – und verursachen dadurch:
- Erhebliche Latenz
- 15–30 % Leistungseinbußen.
- Unvorhersehbares Jitter
- Interruptgesteuerte Architekturen erzeugen „Black Box"-Timing-Probleme.
- Komplexe Sicherheitsnachweise
- Der Nachweis von Freedom-from-Interference in Software ist mit enormem Aufwand und hohen Kosten verbunden.
Die Lösung: Massiv parallele Tasklet-Prozessoren
Apitronix denkt Silizium für das Echtzeitzeitalter neu. Wenige hochfrequente, komplexe Kerne werden durch ein massiv paralleles Array aus 220 RISC-V Tasklet Processors™ ersetzt. Indem Scheduling und Schutzmechanismen von der Softwareschicht in die Hardware verlagert werden, wird ein Determinismusniveau erreicht, das auf traditionellen Architekturen physikalisch unmöglich ist.
Kernfunktionen
Hardwareerzwungene Freedom-from-Interference (FFI)
Im Gegensatz zu herkömmlichen MCUs setzt Apitronix die Isolation auf Metallebene durch.
* Echte Komposierbarkeit: Gemischt-kritischer Code (ASIL D und QM) kann auf demselben Silizium ohne Risiko ausgeführt werden.
* Physische Partitionierung: Ein Softwarefehler oder eine Endlosschleife auf einem Kern kann weder die Zyklen eines anderen Kerns verbrauchen noch auf dessen Daten zugreifen.
* Kein Overhead: Strikte Partitionierung wird ohne den Leistungsverlust eines Software-Hypervisors erreicht.
Das 220-Kern-Array und das Messaging-Fabric
Das Herzstück des Chips ist ein Array aus 220 einzelnen RISC-V-Kernen, verbunden durch ein proprietäres Messaging-Fabric mit extrem niedriger Latenz.
* Leistung: Liefert 465.700 CoreMark™, was etwa dem 16-fachen der Leistung aktueller führender Automotive-Mikrocontroller entspricht.
* Begrenzte Latenz: Jede Befehlsausführungszeit ist konstant. Es gibt kein Jitter durch Sprungvorhersageeinheiten oder komplexe Cache-Hierarchien.
* Simulink Native: Die Toolchain ermöglicht die direkte Ausführung von Simulink-Modellen, reduziert manuelle Codeoptimierung und verkürzt die Entwicklungszeit um bis zu 12 Monate.
Deterministisches KI- und ML-Inferencing
Apitronix bringt maschinelles Lernen in sicherheitskritische Bereiche, in denen herkömmliche GPUs aufgrund nicht-deterministischen Verhaltens häufig versagen.
* Konsistenter Durchsatz: Hochleistungsfähiges ML-Inferencing mit garantierter Latenz.
* Der Benchmark: Entspricht der Inferenzleistung von Branchenführern wie NVIDIA Orin AGX für spezifische Automotive-Wahrnehmungsaufgaben – jedoch mit harten Echtzeitgarantien in der Hardware.
Vergleich: Apitronix vs. herkömmliche MCU
| Merkmal | Herkömmliche Hochleistungs-MCU | Apitronix Tasklet Processor™ |
|---|---|---|
| Architektur | 4–8 komplexe Kerne | 220 parallele RISC-V-Kerne |
| Isolation | Software (Hypervisor/MPU) | Hardware (physische Partitionierung) |
| Jitter | Hoch (Cache-/Interruptgesteuert) | Null (deterministischer Bus) |
| Entwicklung | Manuelle C-Code-Optimierung | Natives Simulink/modellbasiertes Vorgehen |
| Integration | Mehrere ECUs (komplexe Verkabelung) | Zone/zentralisierte Echtzeitberechnung |
Normen und Konformität
Die Architektur ist für anspruchsvollste Umgebungen ausgelegt und erfüllt globale Sicherheits- und Cybersicherheitsanforderungen:
* Funktionale Sicherheit: Ausgelegt für die Konformität mit ISO 26262 ASIL D.
* Cybersicherheit: ISO/SAE 21434-bereit mit hardwareverschlüsseltem Secure Boot.
* Zuverlässigkeit: AEC-Q100 Grade 0/1 Qualifikation.
* Legacy-Unterstützung: Native Unterstützung für AUTOSAR-Peripherie ohne den Overhead des Software-Stacks.
Die Zukunft der Echtzeitverarbeitung gestalten
Die Apitronix-Architektur ist nicht nur ein Chip – sie steht für eine neue Philosophie sicherheitskritischer Computertechnik. Durch die Vereinfachung der Hardware wird auch der Sicherheitsnachweis vereinfacht, sodass sich Ingenieurteams auf Funktionen konzentrieren können, anstatt Interferenzprobleme zu beheben.